法国CEA-Leti在IEEE VLSI 2026展示了针对22nm节点的FeRAM关键电容器技术。该技术通过垂直电容器设计将FeRAM存储密度提高至标准SRAM的约2.5倍，接近10nm SRAM水平；作为非易失性存储器，FeRAM无需如DRAM般频繁刷新，有助于降低端侧设备能耗。CEA-Leti提出两种后端集成方案：4:1低深宽比方案位单元面积为0.047μm²，17:1高深宽比方案位单元面积降至0.0028μm²，并确认高深宽比方案不存在早期“唤醒”不稳定问题。
6 月 21 日消息，法国原子能委员会电子与信息技术实验室 (CEA-Leti) 当地时间本月 15 日宣布，该机构在 IEEE VLSI 2026 研讨会上展示了一项 FeRAM（IT之家注：铁电随机存取存储器）电容器关键技术。
该技术可让 FeRAM 在 22nm 节点实现 2.5 倍于标准 SRAM 的存储密度，直逼 10nm SRAM。而作为一款非易失性存储器，FeRAM 又无需像 DRAM 那样频繁刷新数据，降低了端侧设备的运行能耗。
CEA-Leti 表示，FeRAM 的整体尺寸更大程度上取决于电容器而非选择晶体管，传统 FeRAM 中的平面电容器结构限制了器件的小型化。该机构为此在第三维度展开探索，通 过垂直电容器设计缩小了面积占用。
▲ 4:1 低深宽比方案
CEA-Leti 在 VLSI 2026 展示了 2 种 22nm 3D 铁电电容器后端集成方案，其中 4:1 低深宽比方案实现了 0.047μm² 的位单元面积，而 17:1 高深宽比方案的位单元面积进一步缩减至 0.0028μm²。该机构也证实后者不存在常见的“唤醒”（初期循环中表现不稳定）问题。
▲ 17:1 高深宽比方案