4F Square 架构全球首产:消息称三星突破 10 纳米 DRAM 瓶颈

三星 reportedly 已在 10a 节点(实际线宽约 9.5–9.7nm)首次量产试制出采用 4F Square 单元结构与垂直通道晶体管(VCT)的 DRAM 晶圆,并在测试中确认了功能性芯片,计划 2028 年量产。4F Square 将单元尺寸降至 2F×2F,相较传统 6F 设计可提高约 30%–50% 的存储密度;VCT 通过将晶体管通道垂直化、将电容堆叠于晶体管上方以突破平面微缩瓶颈。主要挑战在于材料变更:通道材料已由硅改为 IGZO 以降低漏电,字线拟由 TiN 改为 Mo,但 Mo 在腐蚀性与固态处理上存在工艺与输气系统改造难题,仍在评估中。

4 月 25 日消息,韩媒 The Elec 昨日(4 月 24 日)发布博文,报道称三星已成功生产出采用 4F Square 单元结构与 VCT 技术的 10a DRAM 晶圆,并在测试中确认了功能性芯片,计划于 2028 年量产。

这一突破标志着业界首次在 DRAM 生产中引入 4F Square 单元结构与垂直通道晶体管(VCT)工艺。

IT之家注:4F Square 是一种先进的 DRAM 单元结构设计,其中“F”代表光刻工艺的最小特征尺寸。该结构将每个存储单元置于 2F×2F 的面积内,相比传统的 6F Square 设计,能在相同的芯片面积内容纳更多单元,从而显著提升存储密度,是实现 DRAM 高密度微缩的关键技术路径。

而 VCT 全称为 Vertical Channel Transistor,直译为垂直通道晶体管,是一种创新的晶体管结构设计,通过将晶体管的通道方向由水平改为垂直,让电荷存储电容可以直接堆叠在晶体管上方。这种立体结构有效缩短了单元间距,打破了传统平面结构的微缩瓶颈,是实现 4F Square 高密度单元的基础。

图源:三星

10a 工艺被视为 DRAM 进入 10nm 以下节点的首代技术,其实际电路线宽约为 9.5 至 9.7nm。相比当前主流的 6F Square 设计,4F Square 结构将每个单元置于 2F×2F 的面积内,能在相同芯片面积下将单元密度提升约 30% 至 50%。

新技术面临的主要挑战是材料变革。通道材料为降低漏电流并提升数据保持能力,已从硅转变为铟镓锌氧化物(IGZO)。此外,三星原计划用钼(Mo)替代氮化钛(TiN)作为字线材料(指用于制作存储器中字线的导电材料),但因钼具有腐蚀性且固态处理困难,需对气体输送系统进行改造,目前该材料仍在评估中。

版权声明:本站文章除特别声明外,均采用 CC BY-NC-SA 4.0 许可协议。转载请注明出处!

评论加载中...