台积电在2026北美技术论坛披露多项尖端与演进制程：A13为对A14的直接光学收缩，设计规则完全兼容并节省约6%面积，同时通过设计与技术协同带来额外的能效与性能提升；A12为A16之后的新一代Super Power Rail背面供电工艺，面向AI/HPC应用，二者均计划于2029年量产。公司还公布2nm平台演进N2U（较N2P提速3–4%或降功耗8–10%，逻辑密度提升2–3%，预计2028年量产）及首款采用GAA的车规制程N2A（同功耗下较N3A提速15–20%，预计2028年完成AEC-Q100验证）。在成熟节点方面，台积电将高压技术引入FinFET，推出面向DDIC的N16HV，相较N28HV栅极密度提升约41%、功耗降低约35%。
4 月 23 日消息，台积电 (TSMC) 美国当地时间 22 日举行了 2026 年北美技术论坛，其中在尖端逻辑制程方面该企业揭示了 A14 后的 A13、A12 尖端工艺，这两项技术均将于 2029 年量产。
A13 是对 A14 的直接光学收缩，在设计规则与 A14 完全向后兼容的同时节省了 6% 的面积。此外其通过设计与技术协同优化，提供了额外的能效及性能提升。
而 A12 是台积电在 A16 后的新一代的超级电轨 (Super Power Rail) 背面供电工艺，面向 AI / HPC 应用场景。
▲ 图源：台积电
台积电还宣布了 2nm 平台的演进版本 N2U，其速度较 N2P 提升 3-4% 或功耗降低 8-10% ，逻辑密度提升 2-3%，预计于 2028 年开始生产。一并推出的还有首款采用 GAA 的车用制程技术 N2A，其在相同功耗下速度较今年投产的 N3A 提升 15-20%，预计于 2028 年完成 AEC-Q100 验证。
在相对成熟的逻辑工艺方面，台积电今年将率先将高压技术引入 FinFET 晶体管技术，带来面向 DDIC 的 N16HV 制程技术。这项工艺相较 N28HV 栅极密度增加 41%，功耗降低 35%。